

501.42842X00

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

Applicant(s): ASUMA, et al.
Serial No.: Not assigned
Filed: July 24, 2003
Title: LIQUID CRYSTAL DISPLAY DEVICE
Group: Not assigned

LETTER CLAIMING RIGHT OF PRIORITY

Mail Stop Patent Application
Commissioner for Patents
P.O. Box 1450
Alexandria, VA 22313-1450

July 24, 2003

Sir:

Under the provisions of 35 USC 119 and 37 CFR 1.55, the applicant(s) hereby claim(s) the right of priority based on Japanese Application No.(s) 2002-220605 filed July 30, 2002.

A certified copy of said Japanese Application is attached.

Respectfully submitted,

ANTONELLI, TERRY, STOUT & KRAUS, LLP



Melvin Kraus
Registration No. 22,466

MK/amr
Attachment
(703) 312-6600

日本国特許庁
JAPAN PATENT OFFICE

330200 237451

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日

Date of Application:

2002年 7月30日

出願番号

Application Number:

特願2002-220605

[ST.10/C]:

[JP2002-220605]

出願人

Applicant(s):

株式会社 日立ディスプレイズ

2003年 5月30日

特許庁長官
Commissioner,
Japan Patent Office

太田信一郎

出証番号 出証特2003-3016536

【書類名】 特許願

【整理番号】 330200237

【あて先】 特許庁長官殿

【国際特許分類】 G02F 1/133

【発明者】

【住所又は居所】 千葉県茂原市早野3300番地 株式会社日立製作所
ディスプレイグループ内

【氏名】 阿須間 宏明

【発明者】

【住所又は居所】 千葉県茂原市早野3300番地 株式会社日立製作所
ディスプレイグループ内

【氏名】 長谷川 篤

【発明者】

【住所又は居所】 千葉県茂原市早野3300番地 株式会社日立製作所
ディスプレイグループ内

【氏名】 宮沢 敏夫

【特許出願人】

【識別番号】 000005108

【氏名又は名称】 株式会社 日立製作所

【代理人】

【識別番号】 100075096

【弁理士】

【氏名又は名称】 作田 康夫

【手数料の表示】

【予納台帳番号】 013088

【納付金額】 21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【ブルーフの要否】 要

【書類名】 明細書

【発明の名称】 液晶表示装置

【特許請求の範囲】

【請求項1】

液晶層を挟持する一対の基板のうちの一方の基板に、複数の映像信号線と、マトリクス状に配置され前記映像信号線から映像信号が供給される複数の画素電極とを備えた液晶表示装置であって、

前記一方の基板は、前記映像信号線と一部が重畠する位置に、絶縁膜を介して設けられた複数の導電層を備え、

前記導電層のそれぞれは前記映像信号線と電気的に接続されていることを特徴とする液晶表示装置。

【請求項2】

前記一方の基板の前記液晶層と反対側にバックライトを備え、

前記導電層は隣り合う2つの前記画素電極の隙間から前記バックライトからの光が漏れることを防止することを特徴とする請求項1に記載の液晶表示装置。

【請求項3】

前記導電層のそれぞれは、前記絶縁膜に設けられたコンタクトホールを介して1箇所で前記映像信号線と電気的に接続されていることを特徴とする請求項1または2に記載の液晶表示装置。

【請求項4】

前記導電層のそれぞれは、前記絶縁膜に設けられたコンタクトホールを介して2箇所以上で前記映像信号線と電気的に接続されていることを特徴とする請求項1または2に記載の液晶表示装置。

【請求項5】

液晶層を挟持する一対の基板のうちの一方の基板に、複数の走査信号線と、前記複数の走査信号線と交差する複数の映像信号線と、マトリクス状に配置された複数の画素とを備えた液晶表示装置であって、

前記複数の画素の各画素は、前記走査信号線により駆動されるスイッチング素子と、前記スイッチング素子を介して前記映像信号線から映像信号が供給される

画素電極とを備え、

前記一方の基板は、前記映像信号線と一部が重疊する位置に、前記映像信号線よりも前記一方の基板側に絶縁膜を介して設けられた不透明な導電層を備え、

前記不透明な導電層のそれぞれは、前記映像信号線の幅よりも広い幅となっている部分を有するとともに、前記映像信号線を間にして隣り合う2つの画素の画素電極の両方に一部が重疊し、かつ、前記不透明な導電層のそれぞれは前記映像信号線と電気的に接続されていることを特徴とする液晶表示装置。

【請求項6】

前記不透明な導電層のそれぞれは、前記絶縁膜に設けられたコンタクトホールを介して1箇所で前記映像信号線と電気的に接続されていることを特徴とする請求項5に記載の液晶表示装置。

【請求項7】

前記不透明な導電層のそれぞれは、前記絶縁膜に設けられたコンタクトホールを介して2箇所以上で前記映像信号線と電気的に接続されていることを特徴とする請求項5に記載の液晶表示装置。

【請求項8】

前記映像信号線と前記不透明な導電層を前記絶縁膜に設けられたコンタクトホールを介して電気的に接続するとともに、前記コンタクトホールの部分において、前記映像信号線は他の部分よりも幅が広くなっていることを特徴とする請求項5から7の何れかに記載の液晶表示装置。

【請求項9】

前記映像信号線は、少なくとも一部において、前記映像信号線を間にして隣り合う2つの画素の画素電極同士の隙間と等しいかそれよりも狭い幅となっている部分を有することを特徴とする請求項5から8の何れかに記載の液晶表示装置。

【請求項10】

前記不透明な導電層と前記画素電極とが重疊した部分の面積が、前記映像信号線と前記画素電極とが重疊した部分の面積よりも大きいことを特徴とする請求項5から9の何れかに記載の液晶表示装置。

【請求項11】

前記不透明な導電層は前記走査信号線と同一材料で形成されていることを特徴とする請求項5から10の何れかに記載の液晶表示装置。

【請求項12】

前記画素において蓄積容量を形成するための複数の容量線を有し、

前記不透明な導電層は前記容量線と同一材料で形成されていることを特徴とする請求項5から11の何れかに記載の液晶表示装置。

【請求項13】

前記不透明な導電層は、前記隣り合う2つの画素の間のそれぞれに対応して互いに独立なパターンで形成されていることを特徴とする請求項5から12の何れかに記載の液晶表示装置。

【請求項14】

前記画素電極は透明電極であることを特徴とする請求項5から13の何れかに記載の液晶表示装置。

【請求項15】

前記画素電極は反射電極であることを特徴とする請求項5から13の何れかに記載の液晶表示装置。

【請求項16】

前記画素電極は反射電極であり、

前記各画素は透明電極で形成され前記映像信号が印加される第2の画素電極を備えることを特徴とする請求項5から13の何れかに記載の液晶表示装置。

【請求項17】

前記不透明な導電層は前記第2の画素電極と重畠しない位置に形成されていることを特徴とする請求項16に記載の液晶表示装置。

【請求項18】

光透過領域における前記透明電極と光反射領域における前記反射電極との間に段差を設け、前記光透過領域における前記液晶層の厚さが前記光反射領域における前記液晶層の厚さよりも大きいことを特徴とする請求項16または17に記載の液晶表示装置。

【請求項19】

前記不透明な導電層から前記画素電極まで前記基板に対して垂直方向に測った距離の方が前記映像信号線から前記画素電極まで前記基板に対して垂直方向に測った距離よりも大きいことを特徴とする請求項5から18の何れかに記載の液晶表示装置。

【請求項20】

バックライトを備えることを特徴とする請求項5から19の何れかに記載の液晶表示装置。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】

本発明は、表示装置、特に液晶表示装置に関する。

【0002】

【従来の技術】

アクティブマトリクス型の液晶表示装置は、例えば、液晶層を挟持する一対の基板のうちの一方の基板に、複数の走査信号線と、複数の走査信号線と交差する複数の映像信号線と、マトリクス状に配置された複数の画素とを備えている。そして、複数の画素の各画素は、走査信号線により駆動されるスイッチング素子と、スイッチング素子を介して映像信号線から映像信号が供給される画素電極とを備えている。一対の基板のうちの他方の基板には対向電極が形成されており、この対向電極と画素電極との間に発生する電界により液晶を駆動することで液晶層を通過する光の状態を制御し、画像の表示を行っている。

【0003】

液晶表示装置は自発光タイプの表示装置ではないため、液晶表示パネル外部から光を取り入れるために補助光源装置が用いられている。その一例として、表示面側（観察者側）と反対側にバックライトが配置され、液晶表示パネルを背面から照射するものが知られている。

【0004】

このとき、隣り合う画素電極の隙間の部分からバックライトからの光が漏れて観察者に見えてしまった場合はコントラストが低下し、画質が悪くなってしまう

【0005】

また、映像信号線と画素電極との間には寄生容量が発生している。この寄生容量が大きいと縦スミア（縦クロストークとも呼ばれる）と呼ばれる現象が目立つようになり、画質へ影響を及ぼす。この縦スミアとは、背景を中間調表示しながら白表示ウインドウ又は黒表示ウインドウを表示した際に、ウインドウの上下（縦方向）の背景部分における中間調表示のレベルが白表示方向または黒表示方向にずれてウインドウのない場所の背景部分と色が異なってしまう現象のことである。

【0006】

この問題を解決する従来技術としては、例えば特開2001-209041号公報（以下、従来技術1と呼ぶ。）、特開2002-151699号公報（以下、従来技術2と呼ぶ。）がある。

【0007】

図15は、従来技術1の概略構成を説明する画素部分の平面図である。また、図16は図15のE-E'線における断面図である。尚、図15及び図16は、従来技術1の概略構成を理解しやすくするために構成要素を一部省略や変更するなどして簡略化してある。

【0008】

図15では、映像信号線（データ線）DLは一部で画素電極PXと重畠する部分を有している。しかし、映像信号線DLはE-E'線の部分では幅が狭くなつた狭幅部を有しており、そこでは図16に示すように画素電極PXと重畠していない。これによって、映像信号線DLと画素電極PXとの間に第2の絶縁膜IN2を介して生じる寄生容量が低減されている。

【0009】

しかし、このままでは画素電極PXと映像信号線DLとの隙間から光漏れが生じるため、映像信号線DLの狭幅部の下層に第1の絶縁膜IN1を介して遮光膜SLDを形成している。遮光膜SLDを画素電極PXと重畠させることにより、基板SUB1の背面から入射するバックライトからの光を遮光している。

【0010】

尚、従来技術1では、遮光膜SLDをストレージ容量（蓄積容量）を形成するためのストレージ線（容量線）STLと同一材料で形成するとともに、互いに電気的に絶縁している。また、GTはゲート電極、GLは走査信号線（走査線）である。

【0011】

図17は、従来技術2の概略構成を説明する画素部分の平面図である。この図17も、従来技術2の概略構成を理解しやすくするために構成要素を一部省略や変更するなどして簡略化してある。尚、図15と対応する構成については同一の符号を付し、重複説明は省略する。

【0012】

図17と図15を比べると、映像信号線DLの太さが一定である点や、画素電極PXの形状において異なっているが、基本的には従来技術1と同じである。図17のF-F'線における断面図は図16と同じであるため説明は省略する。

【0013】

最も異なる点は、映像信号線DLと重畳する遮光膜SLDがストレージ線STLと一体に形成されている点である。従って、従来技術1では遮光膜SLDはフローティングとなっているが、従来技術2では遮光膜SLDはストレージ線と同電位になっている。

【0014】

【発明が解決しようとする課題】

しかしながら、従来技術1及び従来技術2には、次のような問題がある。

【0015】

従来技術1では、遮光膜SLDが電気的にフローティングであるため、縦スマニアとは異なる別の画質悪化を招く。従来技術1では、遮光膜SLDがフローティングであるため映像信号線DLの電位の変動に伴い遮光膜SLDの電位も変動するが、例えば静電気の影響などにより複数ある遮光膜SLDのうちの一部の遮光膜SLDだけが映像信号線DLの電位変動と無関係に急激に電位が変動する場合があり、これによって対応する一部の画素電極PXの電位もこの変動の影響を受

ける。この結果、周辺の表示と著しく階調の異なる表示となる場合があり、画質が悪くなってしまう。

【0016】

従来技術2では、遮光膜SLDがストレージ線STLと同電位に保たれているため、従来技術1のような現象は起きない。しかし、映像信号線DLと第1の絶縁膜IN1を介して重畠している遮光膜SLDが映像信号線DLとは異なる一定の電位で保たれていることで、映像信号線に映像信号を供給して駆動する時の負荷が増大する結果、消費電力の増加、あるいは波形なまりによる画質の劣化が生じる。

【0017】

本発明の目的は、画質の良い表示装置を提供することである。

【0018】

【課題を解決するための手段】

この目的を達成するため、本発明では、映像信号線と一部が重畠する位置に絶縁膜を介して映像信号線に沿って設けられた導電層がある場合に、この導電層と映像信号線とを電気的に接続した。

【0019】

本発明の構成の一例を以下に列記する。

【0020】

(1)、液晶層を挟持する一対の基板のうちの一方の基板に、複数の映像信号線と、マトリクス状に配置され前記映像信号線から映像信号が供給される複数の画素電極とを備えた液晶表示装置であって、

前記一方の基板は、前記映像信号線と一部が重畠する位置に、絶縁膜を介して設けられた複数の導電層を備え、

前記導電層のそれぞれは前記映像信号線と電気的に接続されている。

【0021】

(2)、(1)において、前記一方の基板の前記液晶層と反対側にバックライトを備え、

前記導電層は隣り合う2つの前記画素電極の隙間から前記バックライトからの

光が漏れることを防止する。

【0022】

(3)、(1)または(2)において、前記導電層のそれぞれは、前記絶縁膜に設けられたコンタクトホールを介して1箇所で前記映像信号線と電気的に接続されている。

【0023】

(4)、(1)または(2)において、前記導電層のそれぞれは、前記絶縁膜に設けられたコンタクトホールを介して2箇所以上で前記映像信号線と電気的に接続されている。

【0024】

(5)、液晶層を挟持する一対の基板のうちの一方の基板に、複数の走査信号線と、前記複数の走査信号線と交差する複数の映像信号線と、マトリクス状に配置された複数の画素とを備えた液晶表示装置であって、

前記複数の画素の各画素は、前記走査信号線により駆動されるスイッチング素子と、前記スイッチング素子を介して前記映像信号線から映像信号が供給される画素電極とを備え、

前記一方の基板は、前記映像信号線と一部が重疊する位置に、前記映像信号線よりも前記一方の基板側に絶縁膜を介して設けられた不透明な導電層を備え、

前記不透明な導電層のそれぞれは、前記映像信号線の幅よりも広い幅となっている部分を有するとともに、前記映像信号線を間にて隣り合う2つの画素の画素電極の両方に一部が重疊し、かつ、前記不透明な導電層のそれぞれは前記映像信号線と電気的に接続されている。

【0025】

(6)、(5)において、前記不透明な導電層のそれぞれは、前記絶縁膜に設けられたコンタクトホールを介して1箇所で前記映像信号線と電気的に接続されている。

【0026】

(7)、(5)において、前記不透明な導電層のそれぞれは、前記絶縁膜に設けられたコンタクトホールを介して2箇所以上で前記映像信号線と電気的に接続

されている。

【0027】

(8)、(5)から(7)の何れかにおいて、前記映像信号線と前記不透明な導電層を前記絶縁膜に設けられたコンタクトホールを介して電気的に接続するとともに、前記コンタクトホールの部分において、前記映像信号線は他の部分よりも幅が広くなっている。

【0028】

(9)、(5)から(8)の何れかにおいて、前記映像信号線は、少なくとも一部において、前記映像信号線を間にて隣り合う2つの画素の画素電極同士の隙間と等しいかそれよりも狭い幅となっている部分を有する。

【0029】

(10)、(5)から(9)の何れかにおいて、前記不透明な導電層と前記画素電極とが重畠した部分の面積が、前記映像信号線と前記画素電極とが重畠した部分の面積よりも大きい。

【0030】

(11)、(5)から(10)の何れかにおいて、前記不透明な導電層は前記走査信号線と同一材料で形成されている。

【0031】

(12)、(5)から(11)の何れかにおいて、前記画素において蓄積容量を形成するための複数の容量線を有し、

前記不透明な導電層は前記容量線と同一材料で形成されている。

【0032】

(13)、(5)から(12)の何れかにおいて、前記不透明な導電層は、前記隣り合う2つの画素の間のそれぞれに対応して互いに独立なパターンで形成されている。

【0033】

(14)、(5)から(13)の何れかにおいて、前記画素電極は透明電極である。

【0034】

(15)、(5)から(13)の何れかにおいて、前記画素電極は反射電極である。

【0035】

(16)、(5)から(13)の何れかにおいて、前記画素電極は反射電極であり、

前記各画素は透明電極で形成され前記映像信号が印加される第2の画素電極を備える。

【0036】

(17)、(16)において、前記不透明な導電層は前記第2の画素電極と重畳しない位置に形成されている。

【0037】

(18)、(16)または(17)において、光透過領域における前記透明電極と光反射領域における前記反射電極との間に段差を設け、前記光透過領域における前記液晶層の厚さが前記光反射領域における前記液晶層の厚さよりも大きい。

【0038】

(19)、(5)から(18)の何れかにおいて、前記不透明な導電層から前記画素電極まで前記基板に対して垂直方向に測った距離の方が前記映像信号線から前記画素電極まで前記基板に対して垂直方向に測った距離よりも大きい。

【0039】

(20)、(5)から(19)の何れかにおいて、バックライトを備える。

【0040】

尚、本発明は以上の構成に限定されることなく、本発明の技術的思想を逸脱しない範囲で適宜変更が可能である。

【0041】

【発明の実施の形態】

本発明の実施例を、図面を参照しながら説明する。

【0042】

[第1実施例]

図1は、本発明の液晶表示装置の第1実施例における画素の概略構成の一例を示す平面図である。図2は、図1のA-A'線における断面図である。

【0043】

図1及び図2に示すように、本実施例の液晶表示装置は、図示しない液晶層LCを挟持する一对の基板のうちの一方の基板SUB1に、複数の映像信号線DLと、マトリクス状に配置され映像信号線DLから映像信号が供給される複数の画素電極PXとを有している。基板SUB1としてはガラス基板やプラスチック基板など、絶縁性の透明材料を用いることが好ましい。一对の基板のうちの他方の基板である図示しない対向基板SUB2も同様である。また、画素電極PXの例としては、例えばITO(Indium Tin Oxide)などの透明電極を用いることができる。

【0044】

そして、映像信号線DLと一部が重畳する位置に、絶縁膜IN1を介して複数の導電層が設けられている。この導電層は、不透明な材料で形成されており、遮光膜としての機能を有している。図中では符号SLDで示しており、以後、この導電層を遮光膜SLDと呼ぶ。

【0045】

そして、この遮光膜SLDのそれぞれは映像信号線DLと電気的に接続されている。

【0046】

このように、映像信号線DLと一部が重畳する位置に絶縁膜IN1を介して映像信号線DLに沿って設けられた導電層(遮光膜SLD)がある場合に、この導電層(遮光膜SLD)と映像信号線DLとを電気的に接続することによって、導電層がフローティングになることを防止するとともに、映像信号線DLと異なる電位としていることによって従来技術2のように映像信号線DLを駆動する際の負荷の増大や波形なまりを低減している。これによって、画質の良い表示が可能となる。

【0047】

尚、本実施例では、電気的に接続する方法の一例として、絶縁膜IN1に設け

たコンタクトホールCH1を用いて電気的に接続した例を示している。本実施例ではそれぞれの遮光膜SLDは1箇所で接続した。

【0048】

尚、遮光膜SLDは走査信号線GLと同一材料で形成すれば、両者を同時に形成できるのでプロセス数が増加しなくても済む。尚、ゲート電極GTも走査信号線GLと同時に形成できる。

【0049】

本実施例では、画素において図示しない蓄積容量C_{stg}を形成するための複数のストレージ線STLを有している。遮光膜SLDをストレージ線STLと同一材料で形成すれば、両者を同時に形成できるのでプロセス数が増加しなくても済む。尚、ストレージ線STLを用いて蓄積容量C_{stg}を形成するかわりに前段の走査信号線GLを利用して付加容量C_{add}を形成することも可能であり、必ずしもストレージ線STLは必須ではない。

【0050】

遮光膜SLD、走査信号線GL、ストレージ線STLの3つを同一材料で同時に形成しても良い。

【0051】

尚、遮光膜SLDを走査信号線GLやストレージ線STLなどと同時に形成するとこれらの配線を乗り越えることができないため、複数の遮光膜は隣り合う2つの画素の間のそれぞれに対応して互いに独立なパターンで形成されることとなる。

【0052】

マトリクス状に配置された複数の画素の各画素は、走査信号線GLにより駆動される図示しないスイッチング素子と、このスイッチング素子を介して映像信号線DLから映像信号が供給される画素電極PXとを備えている。スイッチング素子としては、例えば薄膜トランジスタ(TFT:Thin Film Transistor)などを用いることができる。

【0053】

ここで、映像信号線DLの幅W1は、少なくとも一部において、映像信号線D

Lを間にて隣り合う2つの画素の画素電極P X同士の隙間と等しいかそれよりも狭い幅となっている部分を有することが望ましい。こうすることで、図2のL1に示したように画素電極P Xと重畠しなくなる結果、映像信号線D Lと画素電極P Xとその間の第2の絶縁膜I N 2とにより形成される寄生容量が低減され、後述するように縦スミアが軽減される。

【0054】

しかし、このままでは図示しないバックライトB Lからの光がL 1の部分から漏れてしまうので、遮光膜S L Dの幅W 2を映像信号線D Lの幅W 1よりも広い幅とし、図2のL 2に示すように映像信号線D Lを間にて隣り合う2つの画素の画素電極P Xの両方に一部を重畠させている。こうすることで、遮光膜S L Dは隣り合う2つの画素電極P Xの隙間からバックライトB Lからの光が漏れることを防止している。

【0055】

尚、遮光膜S L Dは映像信号線D Lと電気的に接続されているため、画素電極P Xとの間に寄生容量が発生する。しかし、遮光膜S L Dは映像信号線D Lと絶縁膜I N 1を介して基板S U B 1側に形成されているため、絶縁膜の合計膜厚が映像信号線D Lに比べて厚くなっている。すなわち、画素電極P Xと重畠する領域において遮光膜S L Dから画素電極P Xまで基板S U B 1に対して垂直方向に測った距離の方が映像信号線D Lから画素電極P Xまで基板S U B 1に対して垂直方向に測った距離よりも大きい。従って、画素電極P Xまでの距離が映像信号線D Lに比べて遠いため寄生容量は小さくて済む。

【0056】

このように、本発明によれば画質の良い表示装置を提供することができる。

【0057】

【第2実施例】

図3は、本発明の液晶表示装置の第2実施例における画素の概略構成の一例を示す平面図である。図4は、図3のB-B'線における断面図である。本実施例においてこれまで説明した他の実施例と共通の部分については同一符号を付して重複説明は省略する。

【0058】

本実施例は基本的には第1実施例と同じである。第1実施例と異なる点は、画素の構造をいわゆる部分透過型としたことである。各画素は画素領域内に反射領域と透過領域（光透過領域）とを有している。反射領域では画素電極として反射電極PXRが形成されており、対向基板SUB2側から入射した光を反射して表示を行う。一方、透過領域では、映像信号が供給される第2の画素電極として透明電極PXTが形成されており、反射電極PXRに例えば開口OP1を設けるなどして透明電極PXTが光学的に露出した構造となっている。そして、基板SUB1側から入射するバックライトBLからの光を透過して表示を行う。

【0059】

図4では、構造の一例として第2の絶縁膜IN2を形成した後、透明電極PXTを形成し、第3の絶縁膜IN3を形成し、その上に反射電極PXRを形成したものを示した。第3の絶縁膜IN3は透過領域において開口OP2を形成することで透過領域と反射領域に段差を設けて透過領域の液晶層LCの厚さdtを反射領域の液晶層LCの厚さdrよりも大きくしている。これは、透過領域と反射領域の光路長を調整して両者の光学特性を近づけるためである。

【0060】

尚、本実施例では第2の画素電極である透明電極PXTと遮光膜SLDとを図4のL3に示すように重疊させない位置にしている。これにより、寄生容量を低減できる。

【0061】

本実施例では、第1実施例の画素電極PXに対応するものが反射電極PXRとなっている。しかし、この構造に限られず、例えば構造を適宜変更して実施例1の画素電極PXに対応するものを透明電極PXTとしてもかまわない。

【0062】

尚、図4には、対向基板SUB2の構造の一例についても図示した。対向基板SUB2上にはカラーフィルタFL、平坦化膜OC、対向電極CTが形成されている。対向電極CTにはコモン電位Vcomが供給されている。これらの構造は第1実施例などの他の実施例についても同様である。また、別途、配向膜や偏

光板などが設けられるが、図示を省略している。尚、これらはあくまで一例であり、必要に応じて適宜変更されうる。

【0063】

[第3実施例]

図5は、本発明の液晶表示装置の第3実施例における画素の概略構成の一例を示す平面図である。本実施例においてこれまで説明した他の実施例と共通の部分については同一符号を付して重複説明は省略する。

【0064】

基本的な構成は第1実施例と同じであるが、本実施例では映像信号線DLとそれぞれの導電層（遮光膜SLD）とを2つのコンタクトホールCH1を用いて2箇所で接続している点が異なる。これにより、映像信号線DLと遮光膜SLDとが並列接続されるため抵抗が低減できるという効果がある。また、一部で断線が起こった場合でもバイパスが形成されるため表示が行えるという効果もある。これらの効果を奏するには接続箇所は図5に示すようになるべく遮光膜SLDの端部近傍で互いに離れた位置とした方が好ましい。

【0065】

尚、2箇所だけでなく3箇所以上としてもかまわない。また、第2実施例に適用しても良い。

【0066】

[縦スミア発生と低減の原理]

図6は、縦スミアが発生した表示画面の一例を示す図である。図7は、画素の等価回路図である。図8は、縦スミアが発生している領域の信号波形を説明する波形図である。図9は、縦スミアが発生していない領域の信号波形を説明する波形図である。

【0067】

図6では、表示領域AR1、AR3と同じレベルの中間調表示の背景とし、表示領域AR2に矩形状の白表示ウインドウを表示した例を示している。本来であれば表示領域AR1、AR3は同じ中間調のレベルとなるはずであるが、表示領域AR2の上下（縦方向）である表示領域AR3では、本来の中間調のレベルよ

りも白表示のレベルのほうにシフトしてしまっている。これが縦スミアである。

【0068】

図7に示すように、画素の等価回路では走査信号線G Lからの走査信号により駆動されるスイッチング素子である薄膜トランジスタT F Tを介して映像信号線D Lから映像信号が図示しない画素電極P Xに書き込まれる。画素電極P Xは対向電極C Tとの間に液晶層L Cを介して液晶容量C l cを形成している。また、画素電極P Xとストレージ線S T Lとの間には蓄積容量C s t gが接続されており、書き込まれた映像信号の電圧を比較的長く保持することが可能となる。また、画素電極P Xと映像信号線D Lとの間には寄生容量C d sが形成されている。

【0069】

図8において、横軸は時間tを示し、縦軸は電位Vを示している。尚、ここで示した波形図では1フレーム期間F L毎に映像信号のコモン電位V c o mに対する極性を反転させる交流化を行っている。縦スミアが発生している表示領域A R 3における特定の画素に着目すると、その行の走査信号線電位V G Lは1フレーム期間F L毎に走査信号の選択レベルが印加されている。対向電極C Tには一定のコモン電位V c o mが印加されている。はじめは、映像信号線電位V D Lは映像信号としてある中間調電位となっており、走査信号に同期して薄膜トランジスタT F Tがオン状態になると、その特定の画素の画素電極電位V P Xは映像信号線電位V D Lに追従し、走査信号が終了して薄膜トランジスタT F Tがオフになると画素電極P Xはその電位を保持しようとする。

【0070】

しかし、順次走査が進んで表示領域A R 2の走査に差し掛かったとき、映像信号線電位V D Lは白表示レベルの電位に変化する。このとき、寄生容量C d sに起因して先ほどの特定の画素の画素電極電位V P Xもそれにつられて変化してしまう。これによって、縦スミアが発生する。

【0071】

一方、図9に示すように、表示領域A R 1では1フレーム期間F Lの間、映像信号線電位は変化しないので画素電極電位P Xも変化していない。

【0072】

ここで、縦スミアによる電圧変動レベル ΔV は、画素電極電位 V_{PX} と映像信号線電位 V_{DL} との差を V_t としたとき、次の式であらわすことができる。

【0073】

$$\Delta V = C_{ds} / (C_{stg} + C_{lc} + C_{ds}) \times V_t$$

従って、電圧変動レベル ΔV を小さくするためには寄生容量 C_{ds} を小さくするか、(蓄積容量 C_{stg} + 液晶容量 C_{lc}) を大きくすれば良い。

【0074】

パネルの精細度が高くなった場合、画素サイズが小さくなるため、画素内で蓄積容量 C_{stg} や液晶容量 C_{lc} を形成するための面積が制限される。したがって、このような場合には本発明を適用することにより寄生容量 C_{ds} を小さくすることが有効である。

【0075】

スイッチング素子の薄膜トランジスタTFTの半導体層として多結晶シリコンを用いる場合には高精細化が可能であるが、その際に縦スミアを低減するために本発明を適用することが好適である。もちろんこれに限られず、半導体層にアモルファスシリコンを用いている場合に本発明を適用してもかまわない。

【0076】

〔第4実施例〕

図10は、本発明の液晶表示装置の第4実施例における全体の等価回路図である。

【0077】

液晶層LCを挟持する一対の基板のうちの一方の基板SUB1に、複数の走査信号線 GL と、複数の走査信号線 GL と交差する複数の映像信号線 DL と、表示領域ARにマトリクス状に配置された図示しない複数の画素とを備えている。蓄積容量 C_{stg} を形成するためのストレージ線 STL も形成されており、コモン電位 V_{com} が印加されている。

【0078】

走査信号線 GL には走査信号を印加する走査信号駆動回路 GDR が接続されており、順次走査を行う。映像信号線 DL には映像信号を印加する映像信号駆動回

路DDRが接続されている。

【0079】

走査信号駆動回路GDR、映像信号駆動回路DDRの一方または両方は、多結晶シリコンを用いた薄膜トランジスタTFTにより画素における薄膜トランジスタTFTの形成工程と並行して基板SUB1上に直接形成することにより周辺回路内蔵型の液晶表示装置とすることが可能である。これに限られず、半導体集積回路チップの形で供給し、基板SUB1上に直接実装しても良いし、フレキシブルプリント基板(FPC)やテープキャリアパッケージ(TCP)などにより接続しても良い。

【0080】

【第5実施例】

図11は、本発明の液晶表示装置の第5実施例における全体の概略構成を示す図である。

【0081】

図11において、基板SUB1と対向基板SUB2は液晶層LCを挟持してシール材SLにより貼り合わされている。また、基板SUB1の液晶層LCと反対側にはバックライトBLが配置され、背面側(観察者と反対側)から液晶表示パネルを照らしている。

【0082】

本実施例では、部分透過型の液晶表示装置を用いた例を示しており、対向基板SUB2側から入射する光を反射して表示を行うことも可能となっている。尚、これに限られず、透過型の液晶表示装置に適用しても良い。

【0083】

【第6実施例】

図12は、本発明の液晶表示装置の第6実施例における画素の概略構成の一例を示す平面図である。図13は、図12のC-C'線における断面図である。図14は、図12のD-D'線における断面図である。本実施例においてこれまで説明した他の実施例と共に部分については同一符号を付して重複説明は省略する。

【0084】

図12において他の実施例と異なる点は、映像信号線DLの幅が一定ではない点である。特に、遮光膜SLDと電気的に接続を行うコンタクトホールCH1の部分において、映像信号線DLは他の部分よりも幅を広くしている。これは、接続面積の確保と、合わせずれなどを考慮して確実に接続を行うためである。

【0085】

この場合、映像信号線DLと画素電極PX（この例では反射電極PXR）との間の寄生容量CdSが増加してしまうため、接続箇所はなるべく少ないほうが良いので、1箇所で接続した構造としている。

【0086】

寄生容量CdS低減の観点から、遮光膜SLDと画素電極PX（反射電極PXR）とが重畠した部分の面積が、映像信号線DLと画素電極PX（反射電極PXR）とが重畠した部分の面積よりも大きいことが望ましい。

【0087】

また、遮光膜SLDのない部分では、映像信号線DLの幅を広くして画素電極（反射電極PXR）と重畠させることにより遮光を行っている。

【0088】

次に、画素に用いられているスイッチング素子の一例である薄膜トランジスタTFTの構造の一例を説明する。この薄膜トランジスタTFTの半導体層として多結晶シリコンを用いた場合を使って説明する。

【0089】

半導体層の上にはゲート絶縁膜GIを介してゲート電極GTが形成されている。ゲート電極の下の半導体層はチャネル領域PSCとなっている。また、半導体層に不純物をドープすることによってドレイン領域SD1とソース領域SD2が形成されている。また、ゲート電極GTの端部近傍にはドレイン領域SD1及びソース領域SD2よりも低濃度の不純物がドープされたLDD（Lightly Doped Drain）領域LDDが形成されている。このような構造に代えて、チャネル領域PSCと同じ状態となっているオフセット領域を形成してもかまわない。そして、これらを覆って第1の絶縁膜IN1が形成されている。ド

レイン領域SD1には、コンタクトホールCH2を介して映像信号線DLと一体になったドレイン電極SD3が接続されている。また、ソース領域SD2には、コンタクトホールCH3を介してソース電極SD4が接続されている。そして、これらを覆って第2の絶縁膜IN2が形成されている。その上には、透明電極PXTが形成されており、コンタクトホールCH4を介してソース電極SD4と接続されている。その上には第3の絶縁膜IN3が形成されている。その上には、反射電極PXRが形成されている。尚、反射電極PXRは第3の絶縁膜IN3に設けられた開口OP2の中で透明電極PXTと接続されている。しかし、このような構成に限られず、別途コンタクトホールを形成して透明電極PXTまたはソース電極SD4と接続する構成としてもかまわない。

【0090】

尚、図14においてストレージ線STLは容量電極PSEとの間、及びソース電極SD4との間、及び透明電極PXTとの間に蓄積容量Cstgを形成している。尚、容量電極PSEは不純物がドープされて導電性が付与された半導体層であり、ソース領域SD2と一体になっている。蓄積容量Cstgの構造としては本実施例の構造以外にも様々な方法があり、適宜変更が可能である。

【0091】

尚、これまで説明してきた第1から第6実施例の特徴は、矛盾が生じない限り他の1つ以上の実施例と相互に組み合わせることが可能である。

【0092】

【発明の効果】

以上説明したように、本発明によれば、画質の良い表示装置を得ることができる。

【図面の簡単な説明】

【図1】

本発明の液晶表示装置の第1実施例における画素の概略構成の一例を示す平面図である。

【図2】

図1のA-A'線における断面図である。

【図3】

本発明の液晶表示装置の第2実施例における画素の概略構成の一例を示す平面図である。

【図4】

図3のB-B'線における断面図である。

【図5】

本発明の液晶表示装置の第3実施例における画素の概略構成の一例を示す平面図である。

【図6】

縦スミアが発生した表示画面の一例を示す図である。

【図7】

画素の等価回路図である。

【図8】

縦スミアが発生している領域の信号波形を説明する波形図である。

【図9】

縦スミアが発生していない領域の信号波形を説明する波形図である。

【図10】

本発明の液晶表示装置の第4実施例における全体の等価回路図である。

【図11】

本発明の液晶表示装置の第5実施例における全体の概略構成を示す図である。

【図12】

本発明の液晶表示装置の第6実施例における画素の概略構成の一例を示す平面図である。

【図13】

図12のC-C'線における断面図である。

【図14】

図12のD-D'線における断面図である。

【図15】

従来技術1の概略構成を説明する画素部分の平面図である。

【図16】

図15のE-E'線における断面図である。

【図17】

従来技術2の概略構成を説明する画素部分の平面図である。


【符号の説明】

A R、 A R 1 ~ A R 3 … 表示領域、 B L … バックライト、 C H 1 ~ C H 4 … コンタクトホール、 C d s … 寄生容量、 C 1 c … 液晶容量、 C s t g … ストレージ容量、 C T … 対向電極、 D D R … 映像信号駆動回路、 D L … 映像信号線、 F I L … カラーフィルタ、 F L … 1 フレーム期間、 G D R … 走査信号駆動回路、 G I … ゲート絶縁膜、 G L … 走査信号線、 G T … ゲート電極、 I N 1 ~ I N 3 … 絶縁膜、 L C … 液晶層、 L D D … L D D 領域、 O C … 平坦化膜、 O P 1、 O P 2 … 開口、 P S C … チャネル領域、 P S E … 容量電極、 P X … 画素電極、 P X R … 反射電極、 P X T … 透明電極、 S D 1 … ドレイン領域、 S D 2 … ソース領域、 S D 3 … ドレイン電極、 S D 4 … ソース電極、 S L … シール材、 S L D … 遮光膜（不透明な導電層）、 S T L … ストレージ線（容量線）、 S U B 1 … 基板、 S U B 2 … 対向基板、 T F T … 薄膜トランジスタ（スイッチング素子）、 V c o m … コモン電位、 V D L … 映像信号線電位、 V G L … 走査信号線電位、 V P X … 画素電極電位

【書類名】 図面


【図1】

図1




【図2】

図2




【図12】

図12




【図13】

図13




【図14】

図14




【図15】

図15




【図16】

図16



【図17】

図17



【書類名】 要約書

【要約】

【課題】

画質の良い表示装置を提供する。

【解決手段】

液晶層LCを挟持する一対の基板のうちの一方の基板SUB1に、複数の映像信号線DLと、マトリクス状に配置され映像信号線DLから映像信号が供給される複数の画素電極PXと、映像信号線DLと一部が重畳する位置に絶縁膜IN1を介して設けられた複数の導電層SLDを備え、導電層SLDのそれぞれは映像信号線DLと電気的に接続されている。また、導電層SLDは隣り合う2つの画素電極PXの隙間からバックライトBLからの光が漏れることを防止する。

【選択図】 図2

認定・付加情報

特許出願の番号	特願2002-220605
受付番号	50201119430
書類名	特許願
担当官	第二担当上席 0091
作成日	平成14年 7月31日

＜認定情報・付加情報＞

【提出日】 平成14年 7月30日

次頁無

【書類名】出願人名義変更届（一般承継）

【あて先】特許庁長官殿

【事件の表示】

【出願番号】特願2002-220605

【承継人】

【識別番号】502356528

【氏名又は名称】株式会社日立ディスプレイズ

【承継人代理人】

【識別番号】100075096

【弁理士】

【氏名又は名称】作田 康夫

【提出物件の目録】

【包括委任状番号】0214240

【物件名】承継人であることを証する書面 1

【援用の表示】特願2002-220607を援用する。

【プルーフの要否】要

認定・付加情報

特許出願の番号	特願2002-220605
受付番号	50300108621
書類名	出願人名義変更届（一般承継）
担当官	田口 春良 1617
作成日	平成15年 5月15日

＜認定情報・付加情報＞

【提出日】 平成15年 1月24日

次頁無

出願人履歴情報

識別番号 [000005108]

1. 変更年月日 1990年 8月31日

[変更理由] 新規登録

住 所 東京都千代田区神田駿河台4丁目6番地

氏 名 株式会社日立製作所

出願人履歴情報

識別番号 [502356528]


1. 変更年月日 2002年10月 1日

[変更理由] 新規登録

住 所 千葉県茂原市早野3300番地
氏 名 株式会社 日立ディスプレイズ


【図3】

図3




【図4】

図4




【図5】

図5




【図6】

図6




【図7】

図7




【図8】

図8




【図9】

図9



【図10】

図10



【図11】

図11

